

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-093917

(43)Date of publication of application : 10.04.1998

(51)Int.Cl.

H04N 5/92  
H04N 7/08  
H04N 7/081  
H04N 7/32  
// G06T 13/00

(21)Application number : 08-240867

(71)Applicant : FUJITSU LTD

(22)Date of filing : 11.09.1996


(72)Inventor : KOHIYAMA KIYOYUKI

## (54) PICTURE PROCESSOR

## (57)Abstract:

**PROBLEM TO BE SOLVED:** To abolish unnecessary data before it is written into a decoding memory and to realize the fast-forward reproduction of a video without excessively reading/writing data by providing a header detection unit immediately after a stream decomposition unit and writing only necessary data in a data stream into the decoding memory.

**SOLUTION:** The header detection unit 40 is provided immediately after the stream decomposition unit 10. The MPEG video stream outputted from the stream decomposition unit 10 is supplied to the header detection unit 40. The header detection unit 40 selects only the data stream to which a prescribed header is given and it is stored in a prescribed area in the VBV buffer 17-1 of the MPEG decoding memory 17. Thus, the speed of data writing/reading, which is required by the MPEG decoding memory 17, can be reduced since unnecessary data can be abolished before it is written into the MPEG decoding memory 17.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-93917

(43) 公開日 平成10年(1998) 4月10日

(51) Int.Cl.<sup>6</sup>

識別記号

F I

H 0 4 N 5/92

H 0 4 N 5/92

H

7/08

7/08

Z

7/081

7/137

Z

7/32

G 0 6 F 15/62

3 4 0 D

// G 0 6 T 13/00

審査請求 未請求 請求項の数 8 O L (全 14 頁)

(21) 出願番号 特願平8-240867

(71) 出願人 000005223

富士通株式会社

(22) 出願日 平成8年(1996) 9月11日

神奈川県川崎市中原区上小田中4丁目1番  
1号

(72) 発明者 小松山 清之

神奈川県川崎市中原区上小田中4丁目1番  
1号 富士通株式会社内

(74) 代理人 弁理士 伊東 忠彦


(54) 【発明の名称】 画像処理装置

(57) 【要約】

【課題】 本発明は、デコード用メモリに対して過剰なデータ読み書きを行うことなく、ビデオの早送り再生を実現する画像処理装置を提供することを目的とする。

【解決手段】 データストリーム中のビデオストリームをデコードして画像情報を表示するための画像処理装置は、データストリームを受け取りビデオストリームを抽出するストリーム分解ユニットと、ストリーム分解ユニットからビデオストリームを受け取り、ビデオストリームから所定のヘッダを検出して、所定のヘッダ及び所定のヘッダに付随するデータからなる選択されたビデオストリームを出力するヘッダ検出ユニットと、選択されたビデオストリームを格納するメモリと、メモリに格納された選択されたビデオストリームをデコードするビデオデコーダを含む。

本発明によるMPEGストリームに対する画像処理装置の構成図



## 【特許請求の範囲】

【請求項1】 多重化されたデータストリーム中のビデオストリームをデコードして画像情報を表示するための画像処理装置であって、

該データストリームを受け取り該ビデオストリームを抽出するストリーム分解ユニットと、

該ストリーム分解ユニットから該ビデオストリームを受け取り、該ビデオストリームから所定のヘッダを検出し、該所定のヘッダ及び該所定のヘッダに付随するデータからなる選択されたビデオストリームを出力するヘッダ検出ユニットと、

該選択されたビデオストリームを格納するメモリと、該メモリに格納された該選択されたビデオストリームをデコードするビデオデコーダを含むことを特徴とする画像処理装置。

【請求項2】 前記データストリームは、前記画像情報を早送り再生するために通常再生より早いデータレートで供給されることを特徴とする請求項1記載の画像処理装置。

【請求項3】 前記ヘッダ検出ユニットは、Iピクチャーヘッダを前記所定のヘッダとして検出し、Pピクチャー及びBピクチャーを破棄してIピクチャーのみからなる前記選択されたビデオストリームを出力することを特徴とする請求項2記載の画像処理装置。

【請求項4】 前記ヘッダ検出ユニットは、Iピクチャーヘッダ検出器と、Pピクチャーヘッダ検出器と、Bピクチャーヘッダ検出器と、シーケンスヘッダコード検出器と、グループスタートコード検出器を含み、Pピクチャーヘッダ及びBピクチャーヘッダが検出されると、次に前記Iピクチャーヘッダ、シーケンスヘッダコード、グループスタートコードの一つが検出されるまで前記ビデオストリームを破棄することを特徴とする請求項3記載の画像処理装置。

【請求項5】 前記ヘッダ検出ユニットは、Iピクチャーヘッダ及びPピクチャーヘッダを前記所定のヘッダとして検出し、Bピクチャーを全部或いは一部破棄してIピクチャー及びPピクチャーを含む前記選択されたビデオストリームを出力することを特徴とする請求項2記載の画像処理装置。

【請求項6】 前記ヘッダ検出ユニットは、Iピクチャーヘッダ検出器と、Pピクチャーヘッダ検出器と、Bピクチャーヘッダ検出器と、シーケンスヘッダコード検出器と、グループスタートコード検出器を含み、Bピクチャーヘッダが検出されると前記Bピクチャーを全部或いは一部選択的に破棄し、次に前記Iピクチャーヘッダ、前記Pピクチャーヘッダ、シーケンスヘッダコード、グループ

スタートコードの一つが検出されるまで前記ビデオストリームを全部或いは一部破棄することを特徴とする請求項5記載の画像処理装置。

【請求項7】 前記ヘッダ検出ユニットは、ユーザデータスタートコード及びエクステンションスタートコードの少なくとも一つを前記所定のヘッダとして検出し、ユーザデータ及びエクステンションデータの少なくとも一つからなる前記選択されたビデオストリームを出力することを特徴とする請求項1、2、3、5いずれか一項記載の画像処理装置。

【請求項8】 前記ヘッダ検出ユニットは、Iピクチャーヘッダ検出器と、Pピクチャーヘッダ検出器と、Bピクチャーヘッダ検出器と、シーケンスヘッダコード検出器と、グループスタートコード検出器と、ユーザデータスタートコード検出器を含み、前記ユーザデータスタートコードが検出されたときには、その前に検出されたヘッダが、Iピクチャーヘッダ、Pピクチャーヘッダ、Bピクチャーヘッダ、シーケンスヘッダコード、及びグループスタートコードのいずれであるかによって、検出された該ユーザデータスタートコードがシーケンス層、グループオブピクチャー層、及びピクチャー層のいずれのものであるかを決定して、所定の階層の前記ユーザデータからなる前記選択されたビデオストリームを出力することを特徴とする請求項7記載の画像処理装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は一般に画像処理装置に関し、例えばMPEG (Moving Picture Expert Group) デジタル圧縮を用いた動画復号化を行う画像処理装置に関する。

## 【0002】

【従来の技術】MPEGストリームを受信してディスプレイに動画像を表示する従来の画像処理装置の例を図8に示す。図8の画像処理装置は、ストリーム分解ユニット10、可変長逆符号化 (inverse variable length de code) ユニット11、逆量子化ユニット12、逆DCT (Discrete Cosine Transform) ユニット13、加算器14、予測ユニット15、メモリコントローラ16、MPEGデコード用メモリ17、出力回路18、ディスプレイ19、MPEGオーディオデコーダ20、及びスピーカ21を含む。ここで可変長逆符号化ユニット11は、ヘッダ検出回路11-1及び可変長逆符号化回路11-2を含む。またMPEGデコード用メモリ17は、VBVバッファ17-1、I/Pピクチャーバッファ17-2、Pピクチャーバッファ17-3、Bピクチャーバッファ17-4、及びその他のバッファ17-5を含む。その他のバッファ17-5は、オーディオバッ

ア、一般デジタル情報ストリーム用バッファ等を含む。

【0003】ストリーム分解ユニット10は、MPEGストリームをDVD (Digital Video Disc) やパソコンのハードディスク等から受け取る。このMPEGストリームには、MPEG圧縮ビデオ情報、MPEG圧縮オーディオ情報、及びユーザが使用する様々なプログラムやデータを含んだ一般デジタル情報が時分割多重化して含まれている。これは一般にはISO (International Standard Organization) 国際標準のMPEGシステム

ストリーム規格で規定されている。なおMPEG圧縮ビデオ情報は、頻繁に出現する数値を短い符号で表現し稀に出現する数値を長い符号で表現して数値列全体のビット数を削減する可変長符号化、画像を縦横の各周波数成分に変換するDCT、DCT係数を画像内容に応じたビット数で量子化する量子化、過去の画像との差を伝送することにより画像情報を圧縮するDPCM (Differential Pulse Code Modulation) 等の手法によって、MPEG国際画像圧縮規格に従い圧縮されたものである。

【0004】ストリーム分解ユニット10は、伝送されたMPEGストリームを、MPEGビデオストリーム、MPEGオーディオストリーム、及び一般デジタル情報ストリームに分解する。このうちMPEGビデオストリームは、バス30とメモリコントローラ16を介して、MPEGデコード用メモリ17のVBVバッファ17-1内の所定の領域に一時的に格納される。またMPEGオーディオストリーム及び一般デジタル情報ストリームは、その他のバッファ17-5に格納される。このバッファ17-5に格納された圧縮情報のうち、例えばオーディオ情報は、メモリコントローラ16によって読み出されて、MPEGオーディオデコーダ20に供給される。MPEGオーディオデコーダ20はオーディオ情報をデコードし、スピーカ21はデコードされたオーディオ情報を出力する。

【0005】以下、ビデオ情報、オーディオ情報、及び一般デジタル情報のうち、本発明に関連するビデオ情報 (画像情報) の処理について詳細に説明する。MPEGに従い圧縮された画像情報は、各フレーム毎に異なったビット数で表現される。即ち、比較的少ないビット数で表現されるフレームもあれば、比較的多いビット数で表現されるフレームもある。フレーム毎のビット数が異なる画像情報が固定のビットレート (伝送スピード) で伝送されるために、ストリーム分解ユニット10が受け取る画像情報は、フレーム毎にその伝送時間が異なるものになる。このフレーム毎の伝送時間の違いを吸収するために、VBVバッファ17-1が必要になる。VBVバッファ17-1は、固定のビットレート (伝送スピード) で伝送された画像情報をストリーム分解ユニット10を介して受け取り一時的に格納することにより、フレーム毎の伝送時間の違いを吸収する。VBVバッファ1

7-1に格納された画像情報の各フレームは、ディスプレイ19への1フレーム表示時間毎に読み出され、以降のデコード処理にかけられる。VBVバッファ17-1がオーバーフロー/アンダーフローしない範囲でバッファ内のビット数を管理することが国際規格によって定められており、VBVバッファ17-1の容量もまた国際規格により定められている。

【0006】VBVバッファ17-1に格納された画像は、メモリコントローラ16及びバス30を介して可変長逆符号化ユニット11に読み出される。可変長逆符号化ユニット11は、可変長符号を固定長符号に逆符号化して、動きベクトルや量子化DCT係数等を抽出する。逆量子化ユニット12は、量子化DCT係数を受け取りこれを逆量子化して、DCT係数を出力する。逆DCTユニット13は、DCT係数を受け取りこれを逆DCTして、周波数領域の画像情報を空間領域の画像情報に戻す。

【0007】なお送信側での符号化及び受信側での復号化 (画像復元) は、1つの画像を16x16ピクセルのブロック (マクロブロックと呼ばれる) に分割して、各ブロック毎に行われる。画像間の動きベクトルもまた各ブロックに対して求められる。また送信側でのDCT及び受信側での逆DCTは、各ブロック (マクロブロック) を8x8ピクセルのブロックに更に分割して、8x8ピクセルの各ブロック毎に行われる。

【0008】MPEGデジタル画像圧縮に於ては、現在のフレーム内で予測符号化を行ったIピクチャー (Intra Picture) と、過去のあるフレームを参照画像として現在のフレームの動きベクトルを求め、この動きベクトルを基に参照画像との差分として現在のフレームの予測符号化を行ったPピクチャー (Predictive Picture) と、未来のあるフレームと過去のあるフレームとの両方を参照画像として現在のフレームの動きベクトルを求め、この動きベクトルを基に参照画像との差分として現在のフレームの予測符号化を行ったBピクチャー (Bidirectionally Predictive Picture) との3種類の予測画像が存在する。ここで過去の参照画像となるのは過去のIピクチャー或いは過去のPピクチャーであり、未来の参照画像となるのは未来のPピクチャーである。実際にはBピクチャーを符号化する場合、未来の参照画像となる未来のPピクチャーを先に予測符号化して伝送して、その後Bピクチャーを符号化して伝送する。復号化する側では、過去のIピクチャー或いはPピクチャーと前もって伝送された未来のPピクチャーとを用いて、現在のBピクチャーを逆符号化する。このような動きベクトルを用いた復号化を行うのが予測ユニット15である。

【0009】現在デコードされる画像がIピクチャーの場合、加算器14は逆DCTユニット13からの画像情報を素通りさせる。このIピクチャーは、バス30及びメモリコントローラ16を介して、MPEGデコード用

メモリ17のI/Pピクチャーバッファ17-2に格納される。I/Pピクチャーバッファ17-2に格納されたIピクチャーは、以降のPピクチャー或いはBピクチャーの復元において用いられる。またこのIピクチャーは画像表示のために、バス30を介して出力回路18に供給される。

【0010】現在デコードされる画像がPピクチャーの場合、VBVバッファ17-1に格納された現在のフレーム(Pピクチャー)が可変長逆符号化ユニット11に読み込まれて、逆量子化ユニット12及び逆DCTユニット13を介して加算器14に供給される。この現在のフレームの各ブロックは、過去の参照画像の対応するブロックとの差分である。過去の参照画像(Pピクチャー或いはIピクチャー)は既にデコードされて、I/Pピクチャーバッファ17-2或いはPピクチャーバッファ17-3に格納されている。この過去の参照画像は、メモリコントローラ16及びバス30を介して予測ユニット15に供給される。予測ユニット15には更に、可変長逆符号化ユニット11で抽出された動きベクトルが供給される。予測ユニット15は、供給された動きベクトルを基に、現在のフレームの各ブロックに対応する過去の参照画像の対応部分を加算器14に供給する。これによって、現在のフレームの各ブロックと過去の参照画像の対応する場所とが加算されて、現在のフレームの復元画像が得られる。復元されたPピクチャーは、I/Pピクチャーバッファ17-2或いはPピクチャーバッファ17-3に格納される。格納されたPピクチャーは、以降のPピクチャー或いはBピクチャーの復元において用いられる。またこのPピクチャーは画像表示のために、バス30を介して出力回路18に供給される。

【0011】現在デコードされる画像がBピクチャーの場合、VBVバッファ17-1に格納された現在のフレーム(Bピクチャー)が可変長逆符号化ユニット11に読み込まれて、逆量子化ユニット12及び逆DCTユニット13を介して加算器14に供給される。この現在のフレームの各ブロックは、過去及び未来の参照画像の対応するブロックとの差分である。過去及び未来の参照画像(Pピクチャー或いはIピクチャー)は既にデコードされて、I/Pピクチャーバッファ17-2或いはPピクチャーバッファ17-3に格納されている。この過去及び未来の参照画像は、メモリコントローラ16及びバス30を介して予測ユニット15に供給される。予測ユニット15には更に、可変長逆符号化ユニット11で抽出された動きベクトルが供給される。予測ユニット15は、供給された動きベクトルを基に、現在のフレームの各ブロックに対応する過去及び未来の参照画像の部分を加算器14に供給する。これによって、現在のフレームの各ブロックと過去及び未来の参照画像の対応する画像部分とが加算されて、現在のフレームの復元画像が得られる。復元されたBピクチャーは画像表示のために、バ

ス30を介して出力回路18に供給される。なおBピクチャーバッファ17-4は、デコード処理中の画像を格納するために用いられる。

【0012】このようにして出力回路18に供給されたIピクチャー、Pピクチャー、及びBピクチャーは、ディスプレイ用のビデオ信号としてディスプレイ19に供給される。ディスプレイ19は、供給されたビデオ信号をスクリーンに表示する。一般的には、Iピクチャーは0.5秒に一回(15フレームに1フレーム)の割合で伝送される。時間方向の画像間の相関の大きさに依存するが、一般にIピクチャーが圧縮率が最も低く、画像表現に必要な情報量(ビット数)が最も多い。Bピクチャーが最も圧縮率が高く、画像表現に必要な情報量(ビット数)が最も少ない。PピクチャーはIピクチャーよりも圧縮率が高く、Bピクチャーよりも圧縮率が低い。

【0013】なおI/P/Bピクチャーの識別は、可変長逆符号化ユニット11がMPEGデータストリーム中から抽出したピクチャーヘッダ以降を参照することで行うことが出来る。図9は、可変長逆符号化ユニット11のヘッダ検出回路11-1の詳細を示す図である。図2に示されるように、ヘッダ検出回路11-1は、ピクチャーヘッダ格納レジスタ31、シフトレジスタ32、及び比較器33を含む。一般にMPEGストリームはシリアルで伝送されるので、図9の例では、VBVバッファ17-1から供給されるビデオストリームもシリアルであると仮定している。シフトレジスタ32が、このシリアルなビデオストリームをパラレルデータに変換する。このシリアル・パラレル変換は本質的でなく、VBVバッファ17-1から供給されるビデオストリームがパラレルであるとして、シフトレジスタ32の代わりに単なるレジスタを用いてもよい。

【0014】ピクチャーヘッダ格納レジスタ31はI/P/Bピクチャーを識別するピクチャーヘッダ情報を格納する。比較器33は、シフトレジスタ32から供給されるデータとピクチャーヘッダ格納レジスタ31に格納されるピクチャーヘッダ情報とを比較して、現在供給されるピクチャーが、I/P/Bのいずれであるかを判定する。この比較器33は例えば、XOR回路等を用いることによって構成できる。

【0015】MPEGビデオストリームは、各階層のデータの開始ポイントを示すシーケンスヘッダコード、グループスタートコード、ピクチャースタートコード、スライススタートコード等を含み、全て16進数の「00001xx」と規定される。従って全てのスタートコードは、2進数で「0」が23個連続してその後「1」がくることになる。この「0」が23個連続しその後「1」がくるパターンは、これらのスタートコード以外には存在しないように、ビデオストリームは符号化されている。また「xx」によってスタートコードの種類を規定するようになっており、ピクチャースタートコードの場合はxx=

00である。このピクチャースタートコードに後続してI/P/Bのピクチャタイプを示すコードが送られる。従って、ピクチャースタートコードとピクチャタイプを纏めてピクチャーヘッダとして考えて、このピクチャーヘッダのビットパターンによってピクチャーの開始を判定すると共に、ピクチャタイプを識別することができる。図9の例に於て比較器33は、ピクチャーヘッダ識別後に可変長逆符号化回路11-2に対して起動信号を入力して、ピクチャーに対する逆符号化処理を開始させる。

【0016】図8の画像処理装置に於てビデオの早送りを実現する場合、DVD等から供給されたMPEGストリームの処理として、Iピクチャーのみの処理による早送り再生或いはBピクチャースキップ処理による早送り再生が一般的である。Iピクチャーのみの再生或いはBピクチャースキップ再生が一般的である理由を以下に説明する。

【0017】例えば5倍のスピードで早送りされたビデオストリームを、MPEGビデオデコーダ(可変長逆符号化ユニット11、逆量子化ユニット12、逆DCTユニット13、加算器14、及び予測ユニット15)が全て処理するには、5倍の処理スピードが要求される。このような処理スピードは、経済的要件を考えると実現することが難しい。またディスプレイ19が5倍のスピードで画像情報を表示することが不可能であるから、5倍のスピードで全てのMPEGビデオストリームを処理すること自体に意味がない。

【0018】ディスプレイ19の表示能力を考慮した場合、早送り再生として意味があるのは、画像フレームを飛び飛びに表示することである。従って、MPEGビデオデコーダ側も5倍のスピードで処理をするのではなく、5フレームに1フレームを処理すればよいことになる。但しIピクチャーは画像内符号化されているので、単独で与えられてもデコード出来るが、Pピクチャー或いはBピクチャーは画像間符号化されているので、単独で与えられたのではデコード不可能である。即ち、Pピクチャーは過去のIピクチャー或いは過去のPピクチャーに依存し、またこの過去のPピクチャーは更に過去のピクチャーに依存する。従って、あるPピクチャーの処理を一回スキップすると、その後のPピクチャー処理が不可能になる。同様に、過去及び未来のI/Pピクチャーに依存するBピクチャーも、Pピクチャー処理をスキップした場合には復元不可能となる。

【0019】従って、早送り再生を実行する第1の方法は、単独でも復元可能なIピクチャーのみを再生することである。また第2の方法は、Bピクチャーのみを一部或いは全部スキップして、Iピクチャー及びPピクチャー或いはそれに加えてBピクチャーの一部を再生することである。

【0020】

【発明が解決しようとする課題】しかしながら図8の従来の画像処理装置に於ては、上述の2つの早送り再生処理に必要なピクチャタイプの識別を、ヘッダ検出回路11-1によって行うことになる。この場合、VBVバッファ17-1からバス30を介してヘッダ検出回路11-1に供給されるビデオストリームは、全てのピクチャーを含むストリームである。またストリーム分解ユニット10からバス30を介してVBVバッファ17-1に書き込まれるビデオストリームも、全てのピクチャーを含むストリームである。

【0021】従って早送り再生の場合、バス30を介してMPEGデコードメモリ17にビデオストリームを読み書きする処理は、大量かつ高速なデータ転送を行う必要がある。従って、バス30のデータ転送能力に大幅な負担がかかると共に、ビデオストリームの速度が、メモリに対する書き込み・読み出しのアクセススピードの限界を越えてしまう可能性がある。

【0022】従って本発明は、MPEGデコード用メモリに対して過剰なデータ読み書きを行うことなく、ビデオの早送り再生を実現する画像処理装置を提供することを目的とする。

【0023】

【課題を解決するための手段】請求項1の発明に於ては、多重化されたデータストリーム中のビデオストリームをデコードして画像情報を表示するための画像処理装置は、該データストリームを受け取り該ビデオストリームを抽出するストリーム分解ユニットと、該ストリーム分解ユニットから該ビデオストリームを受け取り、該ビデオストリームから所定のヘッダを検出して、該所定のヘッダ及び該所定のヘッダに付随するデータからなる選択されたビデオストリームを出力するヘッダ検出ユニットと、該選択されたビデオストリームを格納するメモリと、該メモリに格納された該選択されたビデオストリームをデコードするビデオデコーダを含むことを特徴とする。

【0024】上記発明に於ては、ヘッダ検出ユニットをストリーム分解ユニットの直後に設けることによって、データストリームの内で必要なデータのみをデコード用メモリに書き込むようにする。これによって、デコード用メモリに書き込む以前に不要なデータを廃棄することが出来るので、デコード用メモリに要求されるデータ書き込み/読み出しのスピードを削減することが出来る。

【0025】請求項2の発明に於ては、請求項1記載の画像処理装置に於て、前記データストリームは、前記画像情報を早送り再生するために通常再生より早いデータレートで供給されることを特徴とする。上記発明に於ては、画像の早送り再生に於て、デコード用メモリに書き込む以前にビデオストリームの不要なデータを廃棄することにより、早送り再生時にデコード用メモリに要求されるデータ書き込み/読み出しのスピードを削減するこ

とが出来る。

【0026】請求項3の発明に於ては、請求項2記載の画像処理装置に於て、前記ヘッダ検出ユニットは、Iピクチャーヘッダを前記所定のヘッダとして検出し、Pピクチャー及びBピクチャーを破棄してIピクチャーのみからなる前記選択されたビデオストリームを出力することを特徴とする。

【0027】上記発明に於ては、デコード用メモリに対してデータ書き込み/読み出しのスピードを過大に要求することなく、Iピクチャーのみを用いた画像の早送り再生を行うことが出来る。請求項4の発明に於ては、請求項3記載の画像処理装置に於て、前記ヘッダ検出ユニットは、Iピクチャーヘッダ検出器と、Pピクチャーヘッダ検出器と、Bピクチャーヘッダ検出器と、シーケンスヘッダコード検出器と、グループスタートコード検出器を含み、Pピクチャーヘッダ及びBピクチャーヘッダが検出されると、次に前記Iピクチャーヘッダ、シーケンスヘッダコード、グループスタートコードの一つが検出されるまで前記ビデオストリームを破棄することを特徴とする。

【0028】上記発明に於ては、ビデオストリームの各ヘッダを検出することによって、デコード用メモリに対してデータ書き込み/読み出しのスピードを過大に要求することなく、Iピクチャーのみを用いた画像の早送り再生が可能になる。請求項5の発明に於ては、請求項2記載の画像処理装置に於て、前記ヘッダ検出ユニットは、Iピクチャーヘッダ及びPピクチャーヘッダを前記所定のヘッダとして検出し、Bピクチャーを一部或いは全部破棄してIピクチャー及びPピクチャー及びBピクチャーの一部からなる前記選択されたビデオストリームを出力することを特徴とする。

【0029】上記発明に於ては、デコード用メモリに対してデータ書き込み/読み出しのスピードを過大に要求することなく、Iピクチャー及びPピクチャーのみを用いた画像の早送り再生を行うことが出来る。請求項6の発明に於ては、請求項5記載の画像処理装置に於て、前記ヘッダ検出ユニットは、Iピクチャーヘッダ検出器と、Pピクチャーヘッダ検出器と、Bピクチャーヘッダ検出器と、シーケンスヘッダコード検出器と、グループスタートコード検出器を含み、Bピクチャーヘッダが検出されると、次に前記Iピクチャーヘッダ、前記Pピクチャーヘッダ、シーケンスヘッダコード、グループスタートコードの一つが検出されるまで前記ビデオストリームを破棄することを特徴とする。

【0030】上記発明に於ては、ビデオストリームの各ヘッダを検出することによって、デコード用メモリに対してデータ書き込み/読み出しのスピードを過大に要求することなく、Iピクチャー及びPピクチャーのみを用いた画像の早送り再生が可能になる。

【0031】請求項7の発明に於ては、請求項1、2、

3、5いずれか一項記載の画像処理装置に於て、前記ヘッダ検出ユニットは、ユーザデータスタートコード及びエクステンションスタートコードの少なくとも一つを前記所定のヘッダとして検出し、ユーザデータ及びエクステンションデータの少なくとも一つからなる前記選択されたビデオストリームを出力することを特徴とする。

【0032】上記発明に於ては、ビデオストリームのユーザデータ及びエクステンションデータの少なくとも一つを選別してメモリに格納することによって、ユーザデータ或いはエクステンションデータを他のデータとは別個に扱うことが出来ると共に、デコード用メモリに要求されるデータ書き込み/読み出しのスピードを削減することが出来る。

【0033】請求項8の発明に於ては、請求項7記載の画像処理装置に於て、前記ヘッダ検出ユニットは、Iピクチャーヘッダ検出器と、Pピクチャーヘッダ検出器と、Bピクチャーヘッダ検出器と、シーケンスヘッダコード検出器と、グループスタートコード検出器と、ユーザデータスタートコード検出器を含み、前記ユーザデータスタートコードが検出されたときには、その前に検出されたヘッダが、Iピクチャーヘッダ、Pピクチャーヘッダ、Bピクチャーヘッダ、シーケンスヘッダコード、及びグループスタートコードのいずれであるかによって、検出された該ユーザデータスタートコードがシーケンス層、グループオブピクチャー層、及びピクチャー層のいずれのものであるのかを決定して、所定の階層の前記ユーザデータからなる前記選択されたビデオストリームを出力することを特徴とする。

【0034】上記発明に於ては、ビデオストリームの各ヘッダを検出することによってユーザデータを他のデータとは別個に扱うことが可能になると共に、デコード用メモリに要求されるデータ書き込み/読み出しのスピードを削減することが出来る。

【0035】

【発明の実施の形態】以下に本発明の実施例を添付の図面を用いて説明する。図1は、本発明による画像処理装置の実施例を示す。図1に於て、図8と同一の構成要素は同一の符号によって参照され、その詳細な説明は省略される。本発明による画像処理装置に於ては、ヘッダ検出ユニットをストリーム分解ユニットの直後に設けることによって、MPEGストリームの内で必要なデータのみをMPEGデコード用メモリに書き込むようにする。これによって、MPEGデコード用メモリに書き込む以前に不要なデータを廃棄することが出来るので、MPEGデコード用メモリに要求されるデータ書き込み/読み出しのスピードを削減することが出来る。

【0036】図1の画像処理装置は、ストリーム分解ユニット10、ヘッダ検出ユニット40、可変長逆符号化ユニット11、逆量子化ユニット12、逆DCTユニット13、加算器14、予測ユニット15、メモリコント

ローラ16、MPEGデコード用メモリ17、出力回路18、ディスプレイ19、MPEGオーディオデコーダ20、及びスピーカ21を含む。

【0037】ストリーム分解ユニット10は、DVD等のMPEGストリーム発生装置から伝送されたMPEGストリームを、MPEGビデオストリーム、MPEGオーディオストリーム、及び一般デジタル情報ストリームに分解する。ストリーム分解ユニット10から出力されたMPEGオーディオストリームと一般デジタル情報ストリームは、バス30とメモリコントローラ16を介して、MPEGデコード用メモリ17のVBVバッファ17-1及びその他のバッファ17-5内の所定の領域に一時的に格納される。このVBVバッファ17-1及びその他のバッファ17-5に格納された圧縮情報のうち、例えばオーディオ情報は、メモリコントローラ16によって読み出されて、MPEGオーディオデコーダ20に供給される。MPEGオーディオデコーダ20はオーディオ情報をデコードし、スピーカ21はデコードされたオーディオ情報を出力する。

【0038】ストリーム分解ユニット10から出力されたMPEGビデオストリームは、ヘッダ検出ユニット40に供給される。ヘッダ検出ユニット40は、所定のヘッダの付いたデータストリームだけを選択して、MPEGデコード用メモリ17のVBVバッファ17-1内の所定の領域に格納する。

【0039】Iピクチャーのみの選択による早送り再生は以下のようにして実現される。ヘッダ検出ユニット40は、早送りのスピードに対応したMPEGビデオストリームをストリーム分解ユニット10から受け取る。供給されたMPEGビデオストリームから、ヘッダ検出ユニット40は、シーケンスヘッダコード、グループスタートコード、及びピクチャーヘッダを検出する。

【0040】図2に、MPEGビデオストリームの大略を模式的に示す。実際のMPEGビデオストリームはより詳細に定義されているが、説明の都合上、本発明に関連する部分のみを簡略化して図2に示してある。図2に示されるように、MPEGビデオストリームは、シーケンスヘッダコードで始まり、シーケンスヘッダコードに続く領域には、長い時間単位で画像シーケンスを定義する様々なパラメータが含まれる。これらのパラメータの例としては、画像の縦のライン数、横の画素数、アスペクト比、VBVバッファの大きさ等が挙げられる。これらのパラメータに続いて、シーケンス階層に於て、ユーザが自由に使用できるユーザデータの開始を示すユーザデータスタートコード及びユーザデータが伝送される。

【0041】これに続いて、0.5秒程度の時間単位(10〜20程度のフレーム数)のピクチャーの纏まり(グループオブピクチャー：GOP)の開始を示すグループスタートコードが伝送される。グループスタートコードに続く領域には、そのグループオブピクチャーに対して

定義される様々なパラメータが含まれる。例えば、シーケンスの先頭からの時間を示すパラメータ等が含まれる。これらのパラメータに続いて、グループオブピクチャー階層に於て、ユーザが自由に使用できるユーザデータの開始を示すユーザデータスタートコード及びユーザデータが伝送される。

【0042】これに続いて、1フレーム或いは1フィールドの開始を示すピクチャースタートコードが伝送される。ピクチャースタートコードに続く領域には、そのピクチャーに対して定義される様々なパラメータが含まれる。これらのパラメータの例としては、動きベクトルの精度を示すパラメータ、I/P/Bのピクチャータイプを示すピクチャーコーディングタイプ等がある。ここでは、ピクチャースタートコード及び後続するピクチャーコーディングタイプを纏めてピクチャーヘッダと呼ぶ。これらのパラメータに続いて、ピクチャー階層に於て、ユーザが自由に使用できるユーザデータの開始を示すユーザデータスタートコード及びユーザデータが伝送される。

【0043】これに続いてスライススタートコードで分割された画像データが伝送される。図1を再び参照して、ヘッダ検出ユニット40は、シーケンスヘッダコード或いはグループスタートコードを検出したとき、それに続くMPEGストリームをVBVバッファ17-1に格納しながらピクチャーヘッダを検出する。検出されたピクチャーヘッダがIピクチャーヘッダの場合、それに続くMPEGストリームをVBVバッファ17-1に格納する。検出されたピクチャーヘッダがPピクチャーヘッダ或いはBピクチャーヘッダの場合、それに続くMPEGストリームを次のシーケンスヘッダコード、グループスタートコード、或いはピクチャーヘッダが来るまで破棄する。これによってI/P/BピクチャーのうちでIピクチャーのみが、MPEGデコード用メモリ17のVBVバッファ17-1内の所定の領域に格納される。VBVバッファ17-1に格納されたIピクチャーは、メモリコントローラ16及びバス30を介して可変長逆符号化ユニット11に読み出される。可変長逆符号化ユニット11は、逆符号化を行い可変長符号を固定長符号に変換して、量子化DCT係数等を抽出する。

【0044】逆量子化ユニット12は、量子化DCT係数を受け取りこれを逆量子化して、DCT係数を出力する。逆DCTユニット13は、DCT係数を受け取りこれを逆DCTして、周波数領域の画像情報を空間領域の画像情報に戻す。この場合処理対象がIピクチャーであるから、画像間予測のための処理を行う予測ユニット15は動作しない。また加算器14は、逆DCTユニット13から供給される空間領域の画像情報をそのまま素通りさせる。この空間領域の画像情報は、一旦MPEGデコード用メモリ17を介して、出力回路18に供給される。出力回路18は早送りビデオ信号を出力し、ディス



プレイ19によって早送り画像として表示される。

【0045】このように、ヘッダ検出ユニット40をストリーム分解ユニット10の直後に設けることによって、MPEGストリームの内で必要なデータのみをMPEGデコード用メモリ17に書き込むようにする。これによって、MPEGデコード用メモリ17に書き込む以前に不要なデータを廃棄することが出来るので、MPEGデコード用メモリ17に要求されるデータ書き込み/読み出しのスピードを削減することが出来る。なおIピクチャーのみを選択してMPEGデコード用メモリ17に書き込むと同様に、ヘッダ検出ユニット40に於て、Iピクチャー及びPピクチャーのみ、或いはIピクチャー及びPピクチャーとBピクチャーの一部を選択（即ちBピクチャーをスキップ、或いはBピクチャーの一部をスキップ）してMPEGデコード用メモリ17に書き込むように構成してもよい。またヘッダ検出ユニット40は、ユーザデータスタートコードを識別して、各階層毎にユーザデータを選別する回路を含んでもよい。

【0046】図3は、Iピクチャーのみを選択するためのヘッダ検出ユニット40の第1の実施例の回路例を示す。図3のヘッダ検出ユニット40は、オア回路41、8進カウンタ42、比較器43、遅延回路44、レジスタ45及び46、シーケンスヘッダ比較器47、GOPヘッダ比較器48、Iピクチャーヘッダ比較器49、Pピクチャーヘッダ比較器50、Bピクチャーヘッダ比較器51、RSフリップフロップ52、アンド回路53、FIFOメモリ54、アップダウンカウンタ55、比較器56、及びメモリインターフェース回路57を含む。図4に、図3のヘッダ検出ユニット40のタイムチャートを示す。以下、図3及び図4を参照して、図3のヘッダ検出ユニット40の動作を説明する。

【0047】ストリーム分解ユニット40から供給されたMPEGビデオストリームは、遅延回路44及びレジスタ46に格納される。レジスタ46は、48ビットのデータを格納するデータであり、この48ビットは、各ヘッダ（スタートコード）の長さに対応する。実際には、図2に示されるピクチャースタートコードとピクチャータイプとは、合わせて48ビット以下のビット列で表される。しかしMPEGビデオストリームが8ビット単位で供給されるので、これに合わせて8ビットの単位で区切るために、レジスタ46は48ビット長とされている。

【0048】図4に示されるように、遅延回路44に入力されたMPEGビデオストリームは、48クロック分遅延されて出力される。レジスタ46に格納された48ビットのデータは、シーケンスヘッダ比較器47、GOPヘッダ比較器48、Iピクチャーヘッダ比較器49、Pピクチャーヘッダ比較器50、Bピクチャーヘッダ比較器51に供給されて、各ヘッダ（スタートコード）と比較される。比較器47乃至51の各々は、レジスタ4

6に格納された48ビット長のデータが対応するヘッダパターンと一致するときに、HIGH信号を出力する。シーケンスヘッダ比較器47、GOPヘッダ比較器48、及びIピクチャーヘッダ比較器49の出力は、フリップフロップ52のセット入力に供給され、Pピクチャーヘッダ比較器50及びBピクチャーヘッダ比較器51の出力は、フリップフロップ52のリセット入力に供給される。

【0049】レジスタ46に48ビットのデータを格納するには、48クロック分の時間がかかる。従って、MPEGビデオストリームのIピクチャーヘッダが検出されてIピクチャーヘッダ比較器49の出力がHIGHになるのは、MPEGビデオストリームのIピクチャーヘッダの先頭から48クロック後である。従って図4に示されるように、遅延回路44によって48クロック分遅延されたIピクチャーヘッダの先頭と、Iピクチャーヘッダ比較器48の出力とは時間的に一致する。またフリップフロップ52は、遅延回路44によって遅延されたIピクチャーヘッダの先頭に一致するように、その出力が変化する。この場合はIピクチャーヘッダが検出されたので、その出力はHIGHになる。

【0050】遅延回路44から出力される遅延されたMPEGビデオストリームはシリアルデータであり、これが8ビットのレジスタ45に格納されて、8ビットの平行データにシリアル-平行変換される。8ビットの平行データに変換されたMPEGビデオストリームは、FIFOメモリ54に書き込まれる。この際、レジスタ45に8ビット分のデータが溜まるまで、レジスタ45からFIFOメモリ54にデータを書き込むことは出来ないで、そのタイミングを制御するために比較器43及びアンド回路53が用いられる。

【0051】比較器47乃至51の出力a乃至eは、オア回路41に供給されて、いずれかのヘッダが検出されたタイミングで8進カウンタ42をリセットする。リセットされた8進カウンタ42は、クロックパルスの数を0から計数して、計数結果を比較器43に供給する。比較器43は、固定入力"7"と計数結果とを比較して、両者が同一の時にHIGH信号を出力する。即ち図4に示されるように、8進カウンタ42の計数結果が7の時に、比較器43の出力はHIGHとなる。この比較器43の出力がHIGHになるのは、8ビットのデータがレジスタ45に格納されて、8ビットの平行データを読み出し可能になったタイミングである。

【0052】比較器43の出力はアンド回路53の一方の入力に与えられ、アンド回路53のもう一方の入力にはフリップフロップ52の出力が与えられる。従ってアンド回路53は、シーケンスヘッダ、GOPヘッダ（グループスタートコード）、或いはIピクチャーヘッダが検出されたときに、8進カウンタが7を係数するタイミングで、HIGH信号を出力する。このアンド回路53

の出力は、FIFOメモリ54のwrite入力に与えられる。従って図4に示されるように、FIFOメモリ54のwrite入力は、レジスタ45から8ビットの平行データを読み出し可能となったタイミングで与えられる。

【0053】このようにして、レジスタ45でシリアル-パラレル変換された8ビットデータが、FIFOメモリ54に書き込まれる。アンド回路53の出力はまた、アップダウンカウンタ55のアップカウンタ入力に与えられる。即ち、FIFOメモリ54に8ビットデータが一回書き込まれる度に、アップダウンカウンタ55のカウント値出力は1だけ増加する。この様子が図4に示される。比較器56は、アップダウンカウンタ55のカウント値出力と固定値“0”とを受け取り両者を比較し、カウント値が0以上の時にHIGH信号を出力する。

【0054】比較器56からHIGH信号が与えられると、メモリインターフェース回路57は、FIFOメモリ54にread要求信号を供給して、FIFOメモリ54から8ビットデータを読み出す。メモリインターフェース回路57からFIFOメモリ54へのread要求信号は、アップダウンカウンタ55のダウンカウンタ入力にも与えられる。従って、メモリインターフェース回路57がFIFOメモリ54から8ビットデータを一回読み出す度に、アップダウンカウンタ55のカウント値が1だけ減少する。つまりアップダウンカウンタ55のカウント値は、FIFOメモリ54に格納されている8ビットデータの数を示すことになる。このようにして、インターフェース回路57は、FIFOメモリ54にデータが格納されている限りは、データを読み出し続ける。メモリインターフェース回路57が読み出したデータは、図1のMPEGデコード用メモリ17のVBVバッファ17-1内に格納される。

【0055】なお図4に示されるように、次のピクチャーヘッダがPピクチャーヘッダである場合、Pピクチャーヘッダ比較器50の出力がHIGHとなり、フリップフロップ52がリセットされてその出力がLOWとなる。従ってPピクチャーヘッダ以降のデータは、次にシーケンスヘッダ、GOPヘッダ、或いはIピクチャーヘッダが来るまでFIFOメモリ54には書き込まれない。

【0056】以上のようにして、Iピクチャーのみを選択して、MPEGデコード用メモリ17の所定の領域に格納することが出来る。従って、早送り再生をするときに、MPEGデコード用メモリ17に対して過剰な書き込み・読み出しを要求することなく、Iピクチャーのみを再生することが出来る。

【0057】図5は、I/Pピクチャーのみを選択するためのヘッダ検出ユニット40の第2の実施例の回路例を示す。図3のヘッダ検出ユニット40は、オア回路41、8進カウンタ42、比較器43、遅延回路44、レ

ジスタ45及び46、シーケンスヘッダ比較器47、GOPヘッダ比較器48、Iピクチャーヘッダ比較器49、Pピクチャーヘッダ比較器50、Bピクチャーヘッダ比較器51、RSフリップフロップ52A、アンド回路53、FIFOメモリ54、アップダウンカウンタ55、比較器56、及びメモリインターフェース回路57を含む。図5のヘッダ検出ユニット40は、図3のヘッダ検出ユニットと、RSフリップフロップ52Aを除いて同一である。

【0058】即ちI/Pピクチャーを選択してBピクチャーをスキップするヘッダ検出ユニット40に於ては、RSフリップフロップ52Aは、シーケンスヘッダ、GOPヘッダ、Iピクチャーヘッダ、或いはPピクチャーヘッダが来たときにフリップフロップ52Aをセットし、Bピクチャーヘッダが来たときのみフリップフロップ52Aをリセットする。このようにして、I及びPピクチャーのみを選択して、MPEGデコード用メモリ17の所定の領域に格納することが出来る。従って、早送り再生をするときに、MPEGデコード用メモリ17に対して過剰な書き込み・読み出しを要求することなく、I及びPピクチャーのみを再生することが出来る。

【0059】図6は、ユーザデータを選別するためのヘッダ検出ユニット40の第3の実施例の回路例を示す。図6のヘッダ検出ユニット40は、オア回路41、8進カウンタ42、比較器43、遅延回路44、レジスタ45及び46、シーケンスヘッダ比較器47、GOPヘッダ比較器48、Iピクチャーヘッダ比較器49、Pピクチャーヘッダ比較器50、Bピクチャーヘッダ比較器51、RSフリップフロップ52A、アンド回路53A、FIFOメモリ54、アップダウンカウンタ55、比較器56、メモリインターフェース回路57を含む。上記各要素は、図3のヘッダ検出ユニットと、アンド回路53Aを除いて同一である。アンド回路53Aは、図3の2つの入力に加えて、追加された回路部分からの入力を受け取る3入力のアンド回路となっている。図6のヘッダ検出ユニット40は更に、ユーザデータを識別するために追加された部分として、ユーザヘッダ比較器60と、RSフリップフロップ61及び62と、アンド回路63と、インバータ64と、FIFO回路71を含む。

FIFO回路71は、FIFOメモリ54、アップダウンカウンタ55、及び比較器56からなるFIFO回路70と同一構成のものである。

【0060】図6のヘッダ検出ユニット40は、図2に示されるMPEGビデオストリームに於て、シーケンス階層のユーザヘッダ（ユーザデータスタートコード）を検出して、シーケンス階層のユーザデータを他のデータとは別個にメモリインターフェース回路57に供給するものである。このような構成とすることによって、図1のMPEGデコード用メモリ17のVBVバッファ17-1内で、シーケンス階層のユーザデータを他のデータ

とは別の専用領域に格納することが出来る。

【0061】図6のヘッダ検出ユニット40に於て、ユーザヘッダ比較部60は、レジスタ46に格納された48ビット長のデータが、ユーザデータスタートコードのビットパターンに一致するか否かを検出する。一致する場合には、HIGH信号を出力してフリップフロップ62をセットする。このフリップフロップ62は次にヘッダが来るとリセットされる。従ってフリップフロップ62の出力は、ユーザヘッダ及びそれに後続するユーザデータの期間のみHIGHになる。

【0062】なおMPEGビデオストリームに於て、ユーザデータスタートコード（ユーザヘッダ）は、シーケンス層、GOP（グループオブデータ）層、及びピクチャー層に関わらず同一のビットパターンである。従って、ユーザヘッダ比較器60だけを用いたのでは、検出したユーザヘッダ及びそれに後続するユーザデータがどの階層のものか分からない。

【0063】フリップフロップ61は、ユーザヘッダ比較器60が検出したユーザヘッダがどの階層に属するの

かを識別するためのものである。フリップフロップ61のセット入力にはシーケンスヘッダ比較器47の出力（a）が与えられ、リセット入力にはGOPヘッダ比較器48、Iピクチャーヘッダ比較器49、Pピクチャーヘッダ比較器50、及びBピクチャーヘッダ比較器51の出力（b乃至e）が与えられる。従ってフリップフロップ61は、現在の階層がシーケンス層である場合のみ、出力としてHIGH信号を供給する。

【0064】従って、フリップフロップ61の出力とフリップフロップ62の出力とのANDをとることによって、シーケンス層のユーザヘッダを検出することが出来る。即ち、フリップフロップ61の出力とフリップフロップ62の出力を受け取るAND回路63は、シーケンス層のユーザヘッダが到来したときのみ、その出力をHIGHにする。

【0065】FIFO回路71は、シーケンス層のユーザヘッダ検出を示す信号を書き込み信号writeとして受け取り、レジスタ45に格納された8ビットの平行データを格納する。FIFO回路71は、次々とシーケンス層のユーザデータを読み込み、保持しているデータがある限りは、メモリアンターフェース回路57に対して書き込み要求信号を供給し続ける。メモリアンターフェース回路57は、書き込み要求信号を受け取ると、読み込み要求信号readをFIFO回路71に与え、データを読み込む。なおAND回路63の出力は、インバータ64を介してAND回路53Aに入力される。従ってシーケンス層のユーザデータは、FIFO回路70には書き込まれない。

【0066】このようにして、シーケンス層のユーザデータを他のMPEGビデオストリームとは別個に、メモリアンターフェース回路57に供給することが出来る。

従って図1のMPEGデコード用メモリ17のVBVバッファ17-1内で、シーケンス階層のユーザデータを他のデータとは別の専用領域に格納することが出来る。

【0067】上述の第3の実施例においては、シーケンス層のユーザデータを選別する例を示したが、図6と同様の構成によって任意の層のユーザデータを選別可能であることは明らかである。図7は、GOP層のユーザデータを選別するためのヘッダ検出ユニット40の第4の実施例の回路例を示す。図7のヘッダ検出ユニットは、フリップフロップ61に供給されるセット信号及びリセット信号の組合せのみが、図6のヘッダ検出ユニットと異なる。図7に於ては、フリップフロップ61は、GOPヘッダ検出時のみセットされ、それ以外のヘッダ検出時にはリセットされる。従ってフリップフロップ61の出力は、現在の階層がGOP層の場合のみHIGHになる。またフリップフロップ62の出力がHIGHとなるのは、ユーザヘッダが検出された場合である。従って、フリップフロップ61の出力とフリップフロップ62の出力とのANDをとることによって、GOP層のユーザヘッダ及びユーザデータのみを検出することが出来る。

【0068】また図6の回路に図7のGOP層ユーザデータ選別回路を追加して、シーケンス層のユーザデータとGOP層のユーザデータとを各々別々に選別できるようにしてもよい。またシーケンス層、GOP層、及びピクチャー層の各々のユーザデータを別々に選別できるように、同様に構成されたピクチャー層ユーザデータ選別回路を更に付け加えてもよい。

【0069】例えばGOP層のユーザデータは、テキストなどのテキスト型デジタルデータ転送に用いることが出来る。これによって、そのGOPのピクチャー群と関連したテキスト情報を画面に表示することが出来る。具体的には、例えば料理番組で料理の材料をテキストデータとして画面と関連づけて伝送し、対応する画面と共に料理の材料を文字表示することが出来る。もし視聴者が文字は邪魔であると考えるならば、文字の表示を消すことが出来る。通常のテレビ映像などでは、文字情報が画像情報と一体となってテレビ信号として伝送されるため、このように文字表示だけ消したりすることが出来ない。また文字情報として各国語のテキストを伝送し、視聴者は自分の好みの言語或いは母国語のテキスト情報を表示させるといったことが可能となる。

【0070】上記第3及び第4の実施例に於ては、このような処理を早送り再生で行う場合、不必要なユーザデータを破棄して、必要なユーザデータのみをMPEGデコード用メモリ17に格納することができる。従って、MPEGデコード用メモリ17に対するデータ書き込み・読み出しのスピードを削減することが出来る。また早送り再生ではなく通常のスピードの再生処理の場合であっても、不必要なデータを破棄することによって、MPEGデコード用メモリ17からストリームを読み出す際

に読み出しスピードを削減できるので有用である。

【0071】また同様の構成によって、ユーザデータだけでなく、エクステンションスタートコード及びそれに後続するエクステンションデータを選別できるようにしてもよい。本発明は、MPEGを適用する実施例に基づいて説明されたが、MPEGに限定されるものではなく、様々なタイプの画像情報多重化データに適用することができる。また本発明は、上述の実施例に限定されるものではなく、特許請求の範囲に示される本発明の範囲を逸脱することなく、様々な変形及び修正が可能である。

#### 【0072】

【発明の効果】請求項1の発明に於ては、ヘッダ検出ユニットをストリーム分解ユニットの直後に設けることによって、データストリームの中で必要なデータのみをデコード用メモリに書き込むようにする。これによって、デコード用メモリに書き込む以前に不要なデータを廃棄することが出来るので、デコード用メモリに要求されるデータ書き込み／読み出しのスピードを削減することが出来る。

【0073】請求項2の発明に於ては、画像の早送り再生に於て、デコード用メモリに書き込む以前にビデオストリームの不要なデータを廃棄することにより、早送り再生時にデコード用メモリに要求されるデータ書き込み／読み出しのスピードを削減することが出来る。

【0074】請求項3の発明に於ては、デコード用メモリに対してデータ書き込み／読み出しのスピードを過大に要求することなく、Iピクチャーのみを用いた画像の早送り再生を行うことが出来る。請求項4の発明に於ては、ビデオストリームの各ヘッダを検出することによって、デコード用メモリに対してデータ書き込み／読み出しのスピードを過大に要求することなく、Iピクチャーのみを用いた画像の早送り再生が可能になる。

【0075】請求項5の発明に於ては、デコード用メモリに対してデータ書き込み／読み出しのスピードを過大に要求することなく、Iピクチャー及びPピクチャーのみ、或いはIピクチャー及びPピクチャーとBピクチャーの一部を用いた画像の早送り再生を行うことが出来る。

【0076】請求項6の発明に於ては、ビデオストリームの各ヘッダを検出することによって、デコード用メモリに対してデータ書き込み／読み出しのスピードを過大に要求することなく、Iピクチャー及びPピクチャーのみ、或いはIピクチャー及びPピクチャーとBピクチャーの一部を用いた画像の早送り再生が可能になる。

【0077】請求項7の発明に於ては、ビデオストリームのユーザデータ及びエクステンションデータの少なくとも一つを選別してメモリに格納することによって、ユーザデータ或いはエクステンションデータを他のデータとは別個に扱うことが出来ると共に、デコード用メモリ

に要求されるデータ書き込み／読み出しのスピードを削減することが出来る。

【0078】請求項8の発明に於ては、ビデオストリームの各ヘッダを検出することによってユーザデータを他のデータとは別個に扱うことが可能になると共に、デコード用メモリに要求されるデータ書き込み／読み出しのスピードを削減することが出来る。

#### 【図面の簡単な説明】

10 【図1】本発明によるMPEGストリームに対する画像処理装置の構成図である。

【図2】MPEGストリームに含まれるヘッダを説明する図である。

【図3】図1のヘッダ検出ユニットの第1の実施例の構成図である。

【図4】図3のヘッダ検出ユニットの動作を説明するタイムチャートである。

【図5】図1のヘッダ検出ユニットの第2の実施例の構成図である。

20 【図6】図1のヘッダ検出ユニットの第3の実施例の構成図である。

【図7】図1のヘッダ検出ユニットの第4の実施例の構成図である。

【図8】MPEGストリームに対する従来の画像処理装置の構成図である。

【図9】図7の変長逆符号化ユニットの構成図である。

#### 【符号の説明】

- 10 ストリーム分解ユニット
- 11 可変長逆符号化ユニット
- 30 12 逆量子化ユニット
- 13 逆DCTユニット
- 14 加算器
- 15 予測ユニット
- 16 メモリコントローラ
- 17 MPEGデコード用メモリ
- 18 出力回路
- 19 ディスプレイ
- 20 MPEGオーディオデコーダ
- 21 スピーカ
- 40 31 ピクチャーヘッダ格納レジスタ
- 32 シフトレジスタ
- 33 比較器
- 41 オア回路
- 42 8進カウンタ
- 43 比較器
- 44 遅延回路
- 45、46 レジスタ
- 47 シーケンスヘッダ比較器
- 48 GOPヘッダ比較器
- 50 49 Iピクチャーヘッダ比較器


22

- \* 57 メモリインターフェース回路
- 60 ユーザヘッダ比較器
- 61、62 RSフリップフロップ
- 63 アンド回路
- 64 インバータ
- 70、71 FIFO回路

\*


【図 2】

MP EGストリームに含まれるヘッダを説明する図




【図3】

図1のヘッダ検出ユニットの第1の実施例の構成図




【図5】

図1のヘッダ検出ユニットの第2の実施例の構成図




【図4】

図3のヘッダ検出ユニットの動作を説明するタイムチャート




【図7】

図1のヘッダ検出ユニットの第4の実施例の構成図




【図6】

図1のヘッダ抽出ユニットの第3の実施例の構成図



【図9】

図8の可変長逆符号化ユニットの構成図



【図8】

MPEGストリームに対する従来の画像処理装置の構成図

